Open-Source-Evaluierungs-Plattformen

Das Potenzial von Open-Source-Evaluierungs-Plattformen für die Prototypenerstellung von Sonografie-Schallerzeugungs-Subsystemen ausschöpfen



Bild 1: Die für Mbed-geeignete Evaluierungsplattform AD9106

Dieser Artikel diskutiert die Herausforderungen bei der Entwicklung von modernen Sonografiegeräten. Eine vorhandene Evaluierungs-Plattform kann genutzt werden, um sowohl die Systementwicklungskosten als auch den Zeitaufwand für die Charakterisierung des Schallerzeugungs-Funktionsblocks eines Ultraschallgerätes zu reduzieren. Schritt für Schritt wird in diesem Artikel gezeigt, wie mehrere Kanäle synchronisiert werden und ein neues Konzept der Strahllenkung erstellt wird, das einzigartig für die medizinische Bildverarbeitung ist.

Autorinnen: Sunshine Grace Cabatan Staff Engineer Melissa Lorenz Lacanlale Product Engineer Analog Devices Inc. www.analog.com

Entwicklung eines bildgebenden Ultraschall-Subsystems

In jedem Entwicklungsprozess einer neuen Technologie durchläuft man, bevor man neue Modelle kom-

merzialisiert oder Sonografiegeräte der nächsten Generation produziert, mehrere Schritte in der Hardwareentwicklung und dem Test sowie der Systemintegration und Validierung. Die Entwicklung eines bildgebenden Ultraschall-Subsystems mit hoher Kanalzahl erfordert normalerweise einen Zeitaufwand von mehreren Jahren. Das Erstellen eines Hardwareprototypen zur Strahllenkung oder des Schallerzeugungs-Subsystems kann mit nur eingeschränkter Kenntnis der Systemanforderungen sehr kostenintensiv sein, da es zu mehrfachen Änderungen des Hardwareprototypen führen kann. Nun kann ein vollständiges System (Prototypbaugruppe und Open-Source-Software) genutzt werden, um den Betrieb des Subsystems eines Sonografiegerätes zu emulieren. Damit können die Hersteller von Ultraschallgeräten die Entwicklungskosten senken und die Markteinführungszeit verkürzen.

Das auf Arduino basierende TxDAC-Evaluierungs-Board mit dem Open-Source-System

Die Evaluierungsplattform AD9106-ARDZ-EBZ ist kompatibel mit auf ARM basierten und Mbed-fähigen Baugruppen wie der SDP-K1 und so entwickelt, dass sie direkt mit Arduino-Uno-Header verbunden werden kann. Dieser Evaluierungsaufbau kann ausschließlich über USB versorgt werden und benötigt für den Takteingang keinen hochfrequenten Signalgenerator. Die Evaluierungsbaugruppe nutzt als Taktquelle standartmäßig einen integrierten 156,25-MHz-Quarzoszillator, bietet aber auch die Option. einen externen Takt einzuspeisen. Die D/A-Wandlerausgänge können über Trafos gekoppelt oder mit Verstärkern auf dem Board evaluiert werden. Nur für diesen Fall wird ein 30-W-AC/DC-Netzteil mit einer Spannung von 7 VDC bis 12 VDC benötigt, siehe Bild 1.

Zusammen mit der Hardware werden auf der Webseite der Evaluierungsbaugruppe Beispiele von Open-Source-Codes angeboten, die als Startpunkt für die Entwicklung der Firmware der Zielanwendungen genutzt werden können. Die Evaluierungsbaugruppe und der Beispielguellcode können kundenspezifisch so abgeändert werden, dass sie auch mit anderen Mbed-Plattformen arbeiten. Dieses neue Evaluierungssystem vereinfacht die Prototyperstellung, weil es einfach in bestehende Systeme integriert werden kann.

Evaluierungsbaugruppe

Bild 2 zeigt das Blockschaltbild des AD9106. Die Evaluierungsbaugruppe ist mit dem AD9106, einem verlustleistungsarmen vierfach-TxDAC mit 180 MS/s Abtastrate und einem Signalgenerator bestückt. Diese hohe Abtastrate des D/A-Wandlers (DACs) eignet sich ideal für die Betriebsfre-



Bild 2: Blockschaltbild des AD9106

quenzen von Ultraschallgeräten, die im Bereich zwischen 1 MHz und 40 MHz liegen. Wobei externe Sonografiegeräte typischerweise Frequenzen von 1 MHz bis 15 MHz, intravenöse Herz-Kreislauf-Geräte hingegen Frequenzen bis zu 40 MHz nutzen. Zudem ist der AD9106 hoch integriert und hat zum Erzeugen komplexer Signalformen einen Patternspeicher auf dem Chip sowie einen DDS (Direct Digital Synthesizer) mit einem 24-Bit-Tuning-Wort, was eine Frequenzauflösung von 10,8 Hz/LSB erlaubt. Der Baustein ist auch weitreichend programmierbar, da die Patternperiode, Startverzögerungen, Verstärkung und Offset unabhängig für jeden der vier D/A-Wandlerkanäle variiert werden können. Zudem benötigt er nur wenig Strom (er verbraucht bei 180 MS/s nur 78,8 mW/Kanal, also insgesamt 315,25 mW mit Ausgangswerten von jeweils 4 mA bei 3,3 V). Dies ist ein wichtiger Wert für große mehrkanalige Systeme wie z. B. Sonografiegeräte.

Die Genauigkeit und Bildauflösung von Ultraschallgeräten steigern

Stationäre Ultraschallsysteme sind den portablen Geräten bezüglich der Bildqualität oder Auflösung



Bild 3: Die Signalkette eines medizinischen Ultraschall-Front-Ends



Bild 4: Strahllenkung und Fokussierung



Bild 5: Das empfohlene Layout der Taktverteilung (links) im Vergleich zu einem nicht optimalen Layout (rechts)

hauptsächlich wegen der deutlich höheren Anzahl von Kanälen überlegen. Die Kanalzahl kann sich jedoch von Hersteller zu Hersteller unterscheiden. Da sowohl die Kosten als auch der Leistungsbedarf signifikante Parameter in großen Systemen wie Ultraschallgeräten sind, werden verschiedene Techniken genutzt, um diese beiden Faktoren zu minimieren. In der typischen Ultraschall-Signalkette in Bild 3 ist die Bestimmung der Kanalzahl unkompliziert, wenn man beachtet, dass es einen Empfängerpfad (integriertes Analog-Front-End) für jeden Sendepfad (D/A-Wandler + Hochspannungsverstärker) gibt, der ein Element im Array der Messwandler in der Unltraschallsonde ansteuert. Mit dieser Annahme kann man sagen, dass die Kanalzahl in einem Ultraschallsystem zwischen 16 und 256 liegen kann. Die Kanalzahl in hochwertigen Systemen, die meist stationär sind, liegt bei 64 und darüber.

Ein Bereich von 16 bis 64 Kanälen ist üblich für portable Systeme mittlerer und niedriger Leistungsklasse.

Strahllenkung und Fokussierung

Im Sendepfad eines Ultraschallsystems wird ein Strahl akustischer Energie oder Schallwellen in den Körper eingeleitet. Die elektrischen Signale werden von den piezoelektrischen Messwandlern in der Sonde zu Schallwellen gewandelt. Wie in Bild 4 gezeigt, sind die Phase und Amplitude jedes der elektrischen bzw. Sendesignale so programmiert, dass der erzeugte Energiestrahl entlang einer Linie in den Körper eingeleitet wird. Die Schallwellen werden vom Organgewebe zurückgeworfen und von den Messwandlerelementen wieder in elektrische Energie zurück gewandelt. Die Lage oder Entfernung des Ziels wird abhängig von der Zeitverzögerung zwischen den einzelnen Elementen im Wandlerarray auf einem Bildschirm dargestellt. Deshalb ist es wichtig, die Synchronisierung bzw. Verzögerung zwischen den Wandlersignalen kontrollieren zu können, damit ein akkurates Bild des Körperinneren erzeugt werden kann.

Anforderungen an die Synchronisierung mehrerer Bausteine

Für eine erfolgreiche Synchronisierung von mehreren DDS-DACs wie dem AD9106 muss man die Kontrolle über den differenziellen Takteingang (CLKP und CLKN) sowie die fallende Flanke des Trigger-Pins haben.

Um die wichtigste Anforderung an die Synchronisierung zu erfüllen, muss eine sorgfältig geplante Taktverteilung im Layout der Leiterplatte angewandt werden. Bild 5 dient dazu als Referenz. Diese minimiert die Unterschiede zwischen den REF-CLK-Flanken, welche in proportionalen Phasenverschiebungen an den DDS-Ausgängen resultieren.

Da die Mustererzeugung von der fallenden Flanke des Trigger-Pins des AD9106 ausgelöst wird, ist die nächste Anforderung an die Synchronisierung, zeitgleiche Trigger-Flanken sicherzustellen. Die Layout-Technik von Bild 5 kann auch für die Trigger-Leiterbahnen angewendet werden, die von den digitalen Ausgängen eines Controllers zu jedem einzelnen AD9106-Baustein führen.

Multichip-Synchronisierung evaluieren

Um die Synchronisierung von mehreren AD9106-DACs zu eva-



Bild 6: Systemdiagramm zur Synchronisierung mehrerer AD9106-Bausteine (vereinfachte Darstellung, es sind nicht alle Verbindungen dargestellt)

luieren, können zwei AD9106-Evaluierungsbaugruppen und ein Controller-Board SDP-K1 genutzt werden (Bild 6).

Verwendete Materialien

- Zwei AD9106-ARDZ-EBZ-Baugruppen
- USB-Kabel zur Verbindung zwischen der Baugruppe und einem PC
- SDP-K1
- Ein 12-V-Netzteil
- Signalgenerator
- SMA-Kabel unterschiedlicher Längen
- Ein SMA-T-Splitter
- Arduino-Verbindungskabel mit beidseitigen Buchsen

Hardwareaufbau

Bevor man diese drei Baugruppen miteinander verbindet, konfiguriert man die beiden AD9106-ARDZ-EBZ-Boards so, dass die D/A-Wandlerausgänge mit dem integrierten Verstärker verbunden sind und der DAC-Takt von einer externen Quelle erzeugt wird, die an J10 eingespeist wird. Referenz dafür ist Bild 14b im Eval-AD9106 Wiki User Guide für die korrekten JP1- und JP2-Verbindungen. Eines der AD9106-ARDZ-EBZ-Boards muss so eingestellt werden, dass der CSP-Pin des Bausteins auf der Baugruppe mit dem alternativen GPIO-Pin (R39 ist anstatt R38 installiert) verbunden ist. Man stelle zudem sicher, dass der VIO ADJUST des SDP-K1 auf 3.3 V eingestellt ist.

Dann verbindet man den Ausgang eines Hochfrequenz-Signalgenerators mit einem SMA-T-Splitter, an den SMA-Koaxialkabel unterschiedlicher Längen angeschlossen werden können.

Als nächstes sollten die Verbindungen zu den Takteingängen und Trigger-Pins von jeder in Bild 7 gezeigten Baugruppe hergestellt werden, bevor man den Rest der Verbindungen, die in Tabelle 1 gelistet sind, aufbaut. Man verbindet Baugruppe 1 mit den Ports des SDP-K1-Arduino Uno und platziert dann Board 2 zu Baugruppe 1 so, dass die Trigger-Pins beider Boards nebeneinanderliegen. Dies ergibt die kürzeste Verbindung von TRIG2 zum digitalen Ausgang des SDP-K1, was dazu führt, dass die TRIG1- und TRIG2-Pfade ungefähr gleich lang sind.





Bild 7: Für die Synchronisierung empfohlene Verbindungen der Takteingänge und Trigger-Pins

Bild 8: Der Aufbau der Evaluierungs-Plattform

SDP-K1-Arduino-Uno-Steckverbinder		Verbundene Netze auf dem AD9106-ARDZ-EBZ	
Pin-Nummer	Pin-Funktionen	Board 1	Board 2
P2.1	NC		
P2.2	IO_PWR_SUPPLY	IOREF	IOREF
P2.3	MAIN_RESET	RESET	RESET
P2.4	SDRAM_&_ARDUINO_ PWR_ SUPPLY (3,3 V)	3,3 V	3,3 V
P2.5	+5V_CON	5 V	5 V
P2.6	GND	GND	GND
P2.7	GND	GND	GND
P5.1	ARDUINO_GPIOO/RX	VIN	VIN
P5.2	TX + 1		
P5.3	GPIO2	EN_CVDDX	EN_CVDDX
P5.4	GPIO3/PWM		
P5.5	GPIO4	SHDN_N_LT3472	SHDN_N_LT3472
P5.6	GPIOS/PWM		
P5.7	GPIO6/PWM		
P5.8	GPI07	TRIGGERB	TRIGGERB
P4.1	GPI08	RESETB	RESETB
P4.2	GPIO9/PWM		SPI_CSB_ALT
P4.3	GP1010/PWM/CS	SPI_CSB_DFLT	
P4.4	GPIO11/PWM/MOSI	STD_SPI_MOSI	STD_SPI_MOSI
P4.5	GPIO12/MISO	STD_SPI_MISO	STD_SPI_MISO
P4.6	GPIO13/SCK	STD_SPI_SCK	STD_SPI_SCK
P4.7	GND	GND	GND
P4.8	AREF		
P4.9	SDA		
P4.10	SCL		

Der Aufbau mit allen angelegten Verbindungen ist in Bild 8 zu sehen. Die Verbindungen von Board zu Board sind in Tabelle 1 zusammengefasst.

Software

Ein Beispiel-Quellcode, entwickelt auf der Open-Source-Entwicklungsplattform Mbed, ist verfügbar. An diesem Quellcode, der detailliert in der wiki page (https:// wiki.analog.com/resources/eval/ dpg/eval-ad9106) beschrieben ist, können minimale Veränderungen gemacht werden, um jeden Baustein auf den beiden Evaluierungs-Baugruppen via SPI unabhängig voneinander zu programmieren. Registerwerte, speziell für Beispiel 3 (DDSgenerierte Sinussignale mit unterschiedlichen Startverzögerungen und digitalen Verstärkungseinstellungen), und weitere Teile des Codes können einfach angepasst werden. Nach dem Modifizieren des Codes wird das Programm mit dem Mbed-Online-Compiler kompiliert. Dann zieht man das generierte Binary-File in das Verzeichnis des SDP-K1 und legt es dort ab. Dieser Vorgang kann auch für weitere Anwendungen genutzt werden.

Hinweis

Wie im vereinfachten Diagramm in Bild 6 gezeigt, erfolgt die Synchronisierung der Ausgänge der Bausteine durch Messen der Verzögerung zwischen den gleichen DAC-

Tabelle 1: Board-to-Board-Verbindungen des SDP-K1 und zwei AD9106-ARDZ-EBZ Boards



Bild 9: Verzögerung zwischen OUT1 von Baugruppe 1 und Baugruppe 2 bei unterschiedlichen TRIG2-Verbindungslängen

Ausgangskanälen, hier Kanal 1 von den verschiedenen Bausteinen. Die Auswirkungen auf die Synchronisierung durch Variieren von TRIG2 (Controller-Board zu Baugruppe 2) in Bezug zu TRIG1 (Controllerboard zu Baugruppe 1) und verändern der Verbindungslängen für Clock2 (Taktgenerator zu Baugruppe 2) in Bezug auf Clock1 (Taktgenerator zu Baugruppe 1), können mit einem Oszilloskop dargestellt werden.

Ergebnisse

Bild 9 zeigt die Messergebnisse, wenn man die Längen der Trigger-Verbindungen abändert und Bild 10, wenn man die Längen der Taktverbindungen verändert. Sind die Trigger-Pins mit digitalen Ausgängen mit einer Treibercharakteristik wie vom STM32F469NI, dem Mikrocontroller auf dem SDP-K1, verbunden, kann die Toleranz der Längen der Trigger-Leiterbahnen bis zu 5 Zoll (knapp 13 cm) betragen, um die Synchronisierung von Baustein zu Baustein beizubehalten.

Abgeglichene Takt-Eingangsleitungen führen zu kürzesten Verzögerungen zwischen den Bausteinen. Abhängig von einer tolerierbaren Verzögerung in einem speziellen System kann die Toleranz der Takt-Leitungslänge aber entsprechend angepasst werden.

Zusammenfassung

Bei der Herstellung von Ultraschallgeräten können der Entwicklungsprozess und die Markteinführungszeit verkürzt werden, indem man die Vorteile der Designflexibilität und kundenspezifischen Anpassbarkeit der Evaluierungs-Plattform des AD9106 nutzt. Es gibt damit keine Notwendigkeit mehr. einen neuen Prototyp für ein Sende-Subsystem zu entwickeln, um die Synchronisation von mehreren Übertragungs-DACs evaluieren zu können. Dies kann stattdessen mit dem Einsatz von zwei AD9106-ARDZ-EBZ-Baugruppen und einem Controllerboard SDP-K1 erledigt werden, indem man nur minimale Justierungen am Beispiel-Code in der Mbed-Software vornimmt.

Referenzen

1. Ultrasound Devices Market by Product Type Diagnostic Ultrasound System, Therapeutic Ultrasound Systems), Application (Radiology/General Imaging, Obstetrics/Gynecology, Cardiology, Urology, Vascular and Others), Device Display (Color Ultrasound Devices, Black & White (B/W) Ultrasound **Devices and Device Portability** (Trolley/Cart-Based Ultrasound Devices, Compact/Handheld Ultrasound Devices): Global Opportunity Analysis and Industry Forecast, 2021-2028." Allied Market Research, May 2021.

 Ultrasound Equipment Market Size, Share & COVID-19 Impact Analysis, By Product (Compact, and Table-top), By Application (Radiology, Gynecology, Point of Care, Urology, Surgery, and Others), By End User (Hospitals & Clinics), and Regional Forecast, 2021-2028." Fortune Business Insights, September 2021.

- Anton Patyuchenko. "High Performance Data Converters for Medical Imaging Systems." Analog Dialogue, Vol. 53, No. 2, February 2019.
- Rob Reeder and Corey Petersen. "8-Channel, 12-Bit, 10-MSPS to 50-MSPS Front End: The AD9271—A Revolutionary Solution for Portable Ultrasound." Analog Dialogue, Vol. 41, No. 7, July 2007.
- Kullervo Hynynen and Ryan Jones. "Image-Guided Ultrasound Phased Arrays Are a Disruptive Technology for Noninvasive Therapy." Europe PMC, September 2016.
- Bill Odom. "Ultrasound Analog Electronics Primer." Analog Dialogue, Vol. 33, No. 5, May 1999.
- Leonidas Aristodemou, Frank Tietze, Elizabeth O'Leary, and Matt Shaw. "A Literature Review on Technology Development Process (TDP) Models." Centre for Technology Management, January 2019.
- Kenneth MacCallum. "When Should You Design Ultrasound Hardware from-Scratch?" Medical Product Outsourcing, January 2019.
 Madiael Ultrasound." Apples
- 9. Medical Ultrasound." Analog Devices, Inc.

- ADI's Medical Ultrasound Solutions." Analog Devices, Inc., December 2012.
- Eberhard Brunner. "How Ultrasound System Considerations Influence Front-End Component Choice." Analog Dialogue, Vol. 36, No. 5, May 2002.
- David Brandon. "AN-587: Synchronizing Multiple AD9850/ AD9851 DDS-Based Synthesizers." Analog Devices, Inc., 2002.
- David Brandon and Scott Shoaf. "AN-1254: Synchronizing Multiple AD9915 DDS-Based Synthesizers." Analog Devices, Inc., 2013.
- Sunshine Grace Cabatan and Melissa Lorenz Lacanlale. "Evaluating the AD9106/AD9102 Waveform Generator Digitalto-Analog Converter." Analog Devices, Inc., 2021.

Wer schreibt:

Sunshine Grace Cabatan kam 2019 zu Analog Devices und brachte rund fünf Jahre an Erfahrung im Hardware-Engineering mit. Sie ist eines der ersten Mitglieder im Advanced-Data-Converters-Product-Applications-Team auf den Philippinen.

Melissa Lorenz Lacanlale kam 2016 als Produktingenieurin zu Analog Devices auf den Philippinen und war für die Unterstützung mehrerer Endtest-Subunternehmer in Südostasien verantwortlich.



Bild 10: Verzögerung zwischen OUT1 von Baugruppe 1 und Baugruppe 2 bei unterschiedlichen Längen der Takt2-Verbindungen