


## Mehr Sicherheit für den Inter-Integrated-Circuit-Bus

Der I<sup>2</sup>C-Bus ist eine populäre serielle Kommunikationsschnittstelle auf vielen Leiterkarten. Er wird hauptsächlich genutzt, um Mikrocontroller mit Peripherie-ICs (z.B. Sensoren oder Speicher) zu verbinden.



**Bild 1: Vereinfachtes Blockschaltbild I<sup>2</sup>C-Bus**

Der Bus verwendet jeweils eine bidirektionale Datenleitung (SCL) und eine Taktleitung (SDA), s. Bild 1. Er findet jedoch nicht nur innerhalb von Leiterkarten Verwendung. In vielen Applikationen wird er mithilfe von diversen Steckverbindern als auch Kabeln in anderen Bereichen genutzt. Doch dadurch wird der I<sup>2</sup>C-Bus potentiell anfälliger für Störungen von außen, wie z.B. ESD, Burst und eingestrahlte HF. Der Beitrag zeigt dem Leser eine Filter- und Schutzschaltung, welche die Störfestigkeit des I<sup>2</sup>C-Busses erhöht, ohne dass die Qualität von Daten und Takt leidet. Dazu wurden Simulationsmodelle in LTspice erstellt und

eine reale Applikation wurde vermessen, um die Simulationsergebnisse zu verifizieren.

Der I<sup>2</sup>C arbeitet nach dem Prinzip „Master-Slave“, wobei der Master immer den Datentransfer initiiert. Aufgrund seiner geringen Komplexität, hat der Bus eine große Verbreitung erreicht. Allerdings ist das Protokoll sehr einfach konzipiert und die physikalische Topologie nur single-ended. Beides führt in der Praxis dazu, dass der Bus sehr anfällig auf externe Störungen reagieren kann.

### Pullup-Widerstände, Buskapazität und Flanken

Alle ICs am I<sup>2</sup>C-Bus haben Open-Kollektor-Ausgänge. Diese schalten die Pullup-Widerstände abwechselnd auf Referenzmasse und generieren somit die logischen Zustände 1 (V<sub>CC</sub>) und 0 (GND). Wie in Tabelle 1 ersichtlich, verringern sich die maxi-

mal zulässigen Flankenanstiegszeiten mit Zunahme der Datenrate. Der mathematische Zusammenhang der Min./Max.-Werte für die Pullup-Widerstände ist folgender:

$$R_{\text{Pullup min}} = (V_{\text{CC}} - V_{\text{L}}) / I_{\text{Pullup}} \quad (1)$$

$$R_{\text{Pullup max}} = t_r / (0,8473 \cdot C_{\text{Bus}}) \quad (2)$$

V<sub>CC</sub> = Referenzspannung I<sup>2</sup>C-Bus

V<sub>L</sub> = max. Logik-0-Schwellwert (z.B. 0,4 V bei V<sub>CC</sub> > 2 V)

C<sub>Bus</sub> = max. parasitäre Buskapazität der Applikation

t<sub>r</sub> = max. zulässige Anstiegszeit, abhängig von der Datenrate

I<sub>Pullup</sub> = max. möglicher Strom durch die Open-Kollektor-Pins

Die Pullup-Widerstände in Kombination mit der parasitären Buskapazität bilden ein RC-Glied. Das führt zu einer Verzögerung der Flankenanstiegszeit des Rechtecksignals. In vielen Applikationen ist dieses RC-Glied oftmals der limitierende Faktor in Bezug auf die max. mögliche Datenrate und Kabellänge. Wie in Tabelle 1 ersichtlich ist, ergibt sich daher nach der I<sup>2</sup>C-Spezifikation bei den meist verwendeten Datenraten (100 und 400 kBit/s) eine maximale Buskapazität von 400 pF bei 3 mA. Je kleiner die Pullup-Werte gewählt werden, desto kürzer kann die Flankenanstiegszeit werden. Das untere Limit bestimmt, wie in der Formel (1) ersichtlich ist, den max. Logik-Low-Schwellwert, den Referenzspannungspegel und den max. möglichen Strom.

Modus	CLK	Max. Datenrate	Max. Anstiegszeit 0,3 - 0,7 V <sub>CC</sub>	Max. Buskapazität	Max. Strom
Standard	100 kHz	100 kBit/s	1000 ns	400 pF	3 mA
Fast	400 kHz	400 kBit/s	300 ns	400 pF	3 mA
Fast +	1 MHz	1 MBit/s	120 ns	550 pF	20 mA
High Speed	3,4 MHz	3,4 MBit/s	10 ns	100 pF	3 mA


**Tabelle 1: Übersicht I<sup>2</sup>C-Bus-Spezifikationen**

Die parasitäre Buskapazität hängt u.a. ab von:

- Bauteilkapazitäten
- Länge & Breite der Leiterbahnen (ca. 0,5 pF/cm)
- Länge & Art der Kabel & Stecker
- Lagenaufbau & Dielektrizitätskonstante der Leiterkarten

## Auswahl der Filter- und Überspannungsschutz-Bauteile

Bild 2 betrifft den I<sup>2</sup>C-Bus inkl. Schnittstellenschutz für verbesserte Störfestigkeit und verringerte Störaussendung. Um die Störfestigkeit gegenüber ESD, Burst als auch eingestrahelter HF zu erhöhen, bietet sich eine Kombination aus SMT-Ferriten plus TVS-Dioden an. Breitbandig wirkende SMT-Ferrite (z. B. 742792693) bauen oberhalb von 10 MHz kontinuierlich Impedanz auf und sind daher in der Lage, den Bus gegenüber den hochfrequenten Störungen zu schützen. Überspannungen können zudem durch die TVS-Dioden wirksam auf Referenzmasse abgeleitet werden.



**Bild 2: I<sup>2</sup>C-Bus inkl. Schnittstellenschutz für verbesserte Störfestigkeit und verringerte Störaussendung**


Da sich die Werte der Pullup-Widerstände oftmals im k-Ohm-Bereich bewegen, spielen der RDC als auch die Impedanz von SMT-Ferriten unterhalb von 10 MHz hier nur eine untergeordnete Rolle. Somit ist in einer ersten Überlegung davon auszugehen, dass die Flankenanstiegszeit des Nutzsignals praktisch kaum beeinflusst wird. Werden passende TVS-Dioden mit geringer Kapazität (z.B. 824012823 - 0.18 pF) ausgewählt, so hat deren Bauteilkapazität ebenfalls kei-

nen relevanten Einfluss auf die Signalqualität. Bei einem ESD-Test kann beispielsweise kurzzeitig ein Strom von über 10 A fließen, wodurch dann an dieser Diode eine Spannung von ca. 10 V stehen bleibt. Alle weiteren ICs am I<sup>2</sup>C-Bus müssen diese Spannung dann aushalten. Dies funktioniert nur, wenn man eine niederimpedante Masse (z.B. große Kupferfläche in einer Innenlage) zur Verfügung stellt, um einen weiteren Spannungsabfall zu vermeiden.


## LTspice-Simulation mit 400 kHz Taktrate

Mithilfe des kostenlosen Simulationsprogramms LTspice kann man relativ leicht untersuchen, welchen Einfluss die parasitäre Buskapazität in Kombination mit den gewählten Pullup-Widerständen hat. Um die gewünschten Nutzsignale zu erzeugen, bietet es sich an, einen spannungsgesteuerten Schalter zu verwenden. Mithilfe der Spannungsquelle kann praktisch jedes beliebige, periodische Signal erzeugt werden. Dazu wählt man die Funktion „Puls“ und legt anhand der gewünschten I<sup>2</sup>C-Spezifikation die gewünschte Bandbreite fest. Für die weitverbreitete 400-kBit/s-Variante wird eine Periodendauer von 2,5 µs gewählt. Bei einem Tastverhältnis von 50% wird hierbei die High-Zeit auf 1,25 µs gesetzt. Um die Flankensteilheit des Signals zu bestimmen, kann man sich beispielsweise an den Anstiegszeiten der verwendeten Busteilnehmer-ICs orientieren. Um die maximal zulässigen 400 pF parasitäre Buskapazität ausnutzen zu können, wurden die Pullups auf 1 kOhm festgelegt. Es werden drei Kanäle (kann in der Praxis SCL oder SDA darstellen) simuliert:

- ohne parasitäre Buskapazität
- 400 pF parasitäre Buskapazität
- 400 pF + breitbandiger Multilayer-SMT-Ferrit (742792693)



**Bild 3: Schaltplan der LTspice-Simulation mit drei Kanälen, s. Text**



**Bild 4: LTspice-Simulationsergebnis Time Domain 0 pF (Türkis), 400 pF (Blau) & 400 pF + Multilayer-SMT-Ferrit (Rot)**

Bild 3 zeigt den Schaltplan der LTspice-Simulation, Bild 4 die LTspice-Simulationsergebnisse. Dies zeigt, dass von dem Multilayer-SMT-Ferrit praktisch kein Einfluss auf die Anstiegszeit des Signals zu erwarten ist. Dadurch, dass jeder Multilayer-SMT-Ferrit auch einen Induktivitätsanteil hat, sind in Kombination mit der Buskapazität geringfügige Oszillationen sichtbar. Diese sind allerdings unkritisch, da deren Amplituden kleiner als 10% des eigentlichen Nutzsignals sind. In der realen Messung fallen diese Oszillationen sogar noch deutlich geringer aus.

## Messung einer realen Applikation

Um die relativ simple LTspice-Simulation zu verifizieren, wurden zusätzlich Messungen (Bild 5) an einem Würth Elektronik SensorBLE FeatherWing Kit durchgeführt (Bild 6).



Dieses Kit besteht aus einer Masterplatine, welche den Mikrocontroller enthält. Die anderen beiden enthalten ein WE-Bluetooth-

Modul sowie verschiedene WE-Sensoren (3-Achsen-Beschleunigung, Temperatur, Feuchtigkeit, Druck). Die Masterplatine kommuniziert mit den anderen beiden via I<sup>2</sup>C-Bus bei einer maximalen Datenrate von 400 kBit/s. Mit einer passenden Smartphone-App (WE-SensorBLE) können die Sensordaten dann visualisiert werden. Mithilfe von MLCCs wurde eine parasitäre Kapazität von 400 pF gegenüber GND nachgestellt. Es wurde zudem derselbe Multilayer-SMT-Ferrit (742792693) wie in der Simulation verbaut, plus ein TVS-Diodenarray (824012823). Außerdem wurden 20 cm Kabellitzen verwendet, um die Sensorplatine mit dem restlichen I<sup>2</sup>C zu verbinden. Eine solche Anordnung lässt sich in vielen Applikationen in der Praxis beobachten. Gemessen wurde immer der Spannungsverlauf an der SCL-Leitung. Bild 7, 8 und 9 dokumentieren die Referenzmessung mit 1-kOhm-Pullups. Die Messungen zeigen praktisch ein identisches Ergebnis wie die Simulation. Die Anstiegszeit als auch die

Signalqualität werden von dem Multilayer-SMT-Ferrit in Kombination mit der TVS-Diode nicht relevant negativ beeinflusst. Die als kritisch für das Timing zu bewertende Anstiegszeit des High-Signals hängt nur von der Buskapazität in Kombination mit den gewählten Pullup-Widerständen ab. Mithilfe der Smartphone-App (WE-SensorBLE) konnte in allen drei getesteten Szenarien eine fehlerfreie Funktion verifiziert werden.

## Fazit

Es konnte mithilfe von Simulation und Messung gezeigt werden, dass SMT-Ferrite in Kombination mit ESD-Schutzdioden das Datensignal (SDA) und das Taktsignal (SCL) des I<sup>2</sup>C-Busses praktisch nicht beeinflussen. Die Flankensteilheit der Signale wird größtenteils durch die Pullup-Widerstände in Kombination mit der parasitären Buskapazität beeinflusst. Im Gegenzug erhöht diese Bauteilkombination aus ESD-Schutzdiode



**Bild 5: Würth Elektronik SensorBLE FeatherWing Kit**

**Bild 6: Blockschaltbild Testaufbau mit Würth Elektronik SensorBLE FeatherWing Kit**

und breitbandig wirkendem SMT-Ferrit die Störfestigkeit des I<sup>2</sup>C-Bus. In der Praxis bedeutet das insbesondere eine höhere Immunität gegen ESD, Burst als auch eingestrahelter HF.

Eingestrahle HF: DIN EN 61000-4-3 / IEC 61000-4-3

SLVA689 – I<sup>2</sup>C-Bus Pull-up Resistor Calculation

REDEXPERT Design Plattform:  
[www.we-online.com/redexpert](http://www.we-online.com/redexpert)

Toolbox:  
[www.we-online.com/toolbox](http://www.we-online.com/toolbox)

Produktkatalog:  
[www.we-online.com/produkte](http://www.we-online.com/produkte) ◀

## Relevante Normen und Literaturstelle:

ESD Test: DIN EN 61000-4-2 / IEC 61000-4-2  
 Burst Test: DIN EN 61000-4-4 / IEC 61000-4-4

## Nützliche Links:


Application Notes:  
[www.we-online.com/app-notes](http://www.we-online.com/app-notes)



**Bild 7: Referenzmessung mit 1-kOhm-Pullups ohne weitere Änderungen der verwendeten FeatherWing Hardware (= 46 ns Anstiegszeit)**



**Bild 8: Referenzmessung mit 1-kOhm-Pullups + Multilayer-SMT-Ferrit + TVS-Diodenarray + 20 cm Kabellitzen (= 46 ns Anstiegszeit)**



**Bild 9: Referenzmessung mit 1-kOhm-Pullups + Multilayer-SMT-Ferrit + TVS-Diodenarray + 20 cm Kabellitzen + 400 pF MLCCs (= 344 ns Anstiegszeit)**