Design eines 10 GHz Low-Noise Amplifiers, (Teil 1)

Low-Noise Amplifiers (LNAs) spielen eine kritische Rolle im Funkempfänger-Frontend, denn sie müssen sehr leistungsschwache Signale von der Antenne aufnehmen, die oft gerade mal so über dem Rauschflur liegen, ohne das Signal/Rausch-Verhältnis nennenswert zu beeinträchtigen. Der zweiteilige Beitrag beschreibt die Entwicklung eines LNAs für das X-Band unter Nutzung der Software NI AWR Design Environment.

10-GHz-LNA mit NI-AWR-Software entwickelt

In den meisten Empfängern wird das Gesamtrauschmaß von den ersten Stufen im Frontend bestimmt. Hier gilt die Formel nach Friis (Formel 1). Sie erlaubt die Berechnung des Rauschens in einem mehrstufigen System.

Möglichkeiten der Rauschminimierung

LNA-Entwickler müssen das Rauschen durch verschiedene Maßnahmen minimieren. Hierzu gehören Impedanzanpassung, Auswahl der geeignetsten Verstärkertechnologie (etwa mit rauscharmen Transistoren) und Auswahl der rauschärmsten Biasing-Bedingungen. Kommerziell erhältliche Low-Noise FETs für den geplanten Einsatzfrequenzbereich, betrieben mit optimalem Bias und mit optimalen Quell- und Lastimpedanzen, erlauben ein Rauschmaß (Noise Figure, NF) bis 0,3 dB herab. Eine Anzahl von LNAs für den Amateurbereich weisen nur etwa 0,7 dB auf. Die 0,4 dB Unterschied entstehen z.B. durch Einfügeverluste, preiswerte elektronische Bauelemente, nicht optimales Eingangs-Matching oder Standard-Polarisationslösungen.

Design-Verbesserungen bei den genannten Punkten führen zu einer verbesserten Gesamt-Performance. Hierbei kann das NI AWR Design Environment, eine spezifizierte Microwave-Office-Schaltungs-Design-Software, helfen. Dies wird konkret anhand der Entwicklung des im Aufmacherfoto gezeigten 10-GHz-LNAs beschrieben. Diese Bemühungen umfassen Simulationen zur konsequenten Ausnutzung aller FET-Fähigkeiten zwecks Rauschminderung und Ausleuchtungen der Design-Flexibilität, um die Rausch-Performance durch Verlustminderung zu verbessern. Im einzelnen werden folgende Themen näher diskutiert:

- Auswahl des FETs
- Auswahl von Substrat und Finishing
- Hohlleiter-Übertragungsgeometrie
- Bandfilter- und Ausgangs-Übertragungsverhalten
- zusätzliche Maßnahmen zur Verhinderung von Selbsterregung

Auswahl des FETs

Gewählt wurde der NE3515S02 von Renesas (vormals NEC) [1]. dieses Bauelement ist leicht erhältlich und bietet die gewünschte Performance einschließlich eines minimalen Rauschmaßes bei 10,4 GHz von 0,3 dB bei einer zugehörigen Verstärkung von 12 dB. Dieser FET bietet eine gute Rückflussdämpfung (Return Loss, RL), wenn er für ein minimales Rauschmaß angepasst wird. Gemäß Theorie stellt sich dieses bei einem optimalen Generatorwiderstand (G_{opt}) ein. Die gemessenen S-Parameter und NF-Daten kann man von [2] herunterladen. Die Kreise für NF und RL wurden berechnet und gezeichnet in Microwave Office

$$F_{total} = F_1 + \frac{F_2 - 1}{G_1} + \frac{F_3 - 1}{G_1 G_2} + \frac{F_4 - 1}{G_1 G_2 G_3} + \ldots + \frac{F_n - 1}{G_1 G_2 \ldots G_{n-1}}$$

Formel 1 nach Friis



Bild 1: NF- und Eingangs-RL, berechnet mit Microwave Office



Bild 2: Optimierte Hohlleiter-Adapter-Geometrie

Software und basieren auf diesen wichtigen S-Parametern bei einem Bias von V_{ds} = 2 V und I_{ds} = 10 mA (Bild 1).

Wie man erkennen kann, wurde die Eingangsimpedanz für den NE3515S02 für Low-Noise-Applikationen im X-Band ausgelegt. Der Überschneidungsbereich zwischen RL (blau) und NF (rot) zeigt ein zu erwartendes Rauschmaß von ~0,4 dB und eine Rückflussdämpfung von ~10 dB. Abgesehen von einer Anpassschaltung für die 50 Ohm Systemimpedanz und die vorgesehene Impedanz des LNAs sind bei diesem Design Faktoren zu beachten, welche zur Minimierung der Einfügedämpfung der Eingangs-Anpassschaltung beitragen.

Auswahl von Substrat und Finishing

Verluste in der Leiterplatte (PCB) können von einer Anzahl verschiedener Quellen herstammen, wie Dielektrizität des Materials oder Kupferwiderstand. Bei der Auswahl des PCB-Materials sind die kritischen Parameter, welche die HF-Performance bestimmen, in erster Linie Dielektrizitätskonstante (Dk), Streuverluste, Wärmeverluste und dielektrische Dicke. Änderungen in der Dk, etwa als Funktion der Frequenz, Temperatur oder anderer Einflussgrößen, können die Performance eines analogen Hochfrequenz-Schaltungsaufbaus erheblich beeinflussen. Abweichungen infolge der Änderung der Dk als einer Funktion der Frequenz können von einer Anzahl von verschiedenen Verhaltensweisen des Platinenmaterials abhängen; hierzu gehören die Polarität des dielektrischen Materials und der Verlust in diesem Material. Wegen der Rohheit der Oberfläche des Kupferleiters nimmt der PCB-Materialverlust bei höheren Frequenzen zu.

Es gibt einen Zusammenhang zwischen den Verlusten im Leiter, den dielektrischen Verlusten und den Strahlungsverlusten, dies aus verschiedenen Gründen. Bei einer fest vorgegebenen dielektrischen Dicke bewirken breitere Leiterzüge bei den Übertragungsleitungen einen geringeren Wellenwiderstand und tendieren dann zu höheren dielektrischen Verlusten gegenüber dünneren Leitern. Andererseits haben dünnere Übertragungsleitungen mit ihrer höheren Impedanz höhere ohmsche Leitungsverluste, begünstigt auch durch den Skin-Effekt. Streu- oder Strahlungsverluste hängen von der Schaltungskonfiguration, dem Design, der Materialdicke, der Dk und der Frequenz ab. Impedanzschwankungen infolge nicht exakter Leiterbahnbreite sind ebenfalls eine signifikante Quelle dieser Verluste.

Wenn der Designer die wichtigen Informationen im Datenblatt des FETs und die Möglichkeiten für Übertragungsleitungen mit ihren verschiedenen Wellenwiderständen auf dem PCB in Betracht zieht, dann wird er im vorliegenden Fall wahrscheinlich kupferbemanteltes RO4003C-Material von der Rogers Corporation mit einer Dicke von 0,305 mm auswählen.

Dieses ökonomische und verlustarme keramische Laminat wird in großem Umfang von Herstellern empfohlen und erfüllt die Anforderungen an dieses Design.

Hohlleiter-Übertragungsgeometrie

Geringe Verluste und hohe Breitbandigkeit sollen bei der Hohlleiter-Übertragung unter einen Hut gebracht werden. Die Eingangsstufe des LNAs ist ein kritischer Abschnitt bei dem Bestreben, den insgesamt resultierenden NF bei vernünftiger Anpassung der Eingangsimpedanz des Systems (50 Ohm) und bei Herstellung des G_{opt} für den FETs so gering wie möglich zu halten. Insbesondere geht es darum, die Einfügedämpfung gering zu halten. In diesem LNA Design wurde dazu ein Waveguide-to-Microstrip-Adapter eingeführt, der versprach, nicht nur die Verluste, sondern auch den erforderlichen Platzbedarf zu minimieren.

Beim üblichen Ansatz (DB6NT [3], HB9BBD [4]) ist der Adapter individuell auf die Standardimpedanz 50 Ohm abzustimmen. Diese Möglichkeit weist jedoch einige Nachteile auf. Hierzu gehören Schmalbandigkeit, Empfindlichkeit für Herstellungstoleranzen (mechanische und PCB-Eigenschaften) und Anpassverluste. Als interessante Alternative wurde die Aus-



Bild 3: Mit „Analyst" vorgenommene Simulationsresultate der Sektion Eingangs-Hohlleiter/Microstrip



Bild 4: FET Bias Controller, fertiggestellt mit einem linearen Regler

gangsimpedanz des Hohlleiter-Übertragungsabschnitts gleich der G_{opt}-Impedanz für den FET ausgelegt. Da diese Impedanz komplex ist (real + imaginär), war während der Simulation besondere Aufmerksamkeit und Sorgfalt nötig. Etwa galt es, eine Verdrehung der Referenzfläche zu vermeiden, die zu einer nicht optimalen Generatorimpedanz und einem höheren NF führen würde.

Bild 2 zeigt die optimierte Hohlleiter-zu-Microstrip-Adapter-Geometrie. Die Nutzung eines Impedanztransformators mit schrittweise möglicher Einstellung erlaubte die zielgerichtete Reduktion der Waveguide-Impedanz aus Sicht der Microstrip Probe. Dieser Mehrschritt-Impedanztransformator, kombiniert mit einer optimalen Ausprägung der Probe und richtiger Position führte zu einer größeren Bandbreite. Die Simulation des Eingangs erfolgte mit Unterstützung der Software Analyst 3D FEM EM. Der erste Port wurde am Hohlleiter-Eingang platziert und der zweite Port wurde auf der Referenzfläche des Bauteils angeordnet. Nach einigen Justierungen (Tuning/Optimierung) am Impedanztransformator, an der Probe und an der Geometrie wurde das in Bild 3 dargestellte Resultat erreicht. Es verkörpert eine viel versprechende Performance und zeigt das Potential dieses Typs von Design in Form der Anpassung an G_{opt} von 9 bis 12 GHz mit einer Variation von lediglich 0,1 dB beim minimalen NF. Dieser LNA basiert auf einem zweistufigen Design. Die Transistor-Vorspannung (Biasing) für beide Stufen hat Einfluss auf den NF. Seitens der Stromversorgung sollte ein Bereich von 8 bis 14 V akzeptiert werden, in dem es möglich sein musste, den Strom für jeden Transistor einzustellen. Zudem musste die Bias-Schaltung so ausgelegt sein, dass sie die Gefahr der Selbsterregung nicht vergrößerte und gleichzeitig wenig Platz auf dem PCB beanspruchte. Die gefundene Lösung bestand im der Anordnung um einen integrierten FET Bias Controller ZNBG4000 herum mit einem linearen Regler, um den Eingangsspannungsbereich zu vergrößern (Bild 4). Durch Justage des Werts von R_1 und R_2 war es möglich, den Strom jedes Transistors zu steuern und auch darüber den NF zu optimieren.

Referenzen

[1] www.cel.com/pdf/datasheets/ne3515S02.pdf

[2] www.cel.com:8080/parts.do?command=load&idRootPart=2036#

[3] D. Fässler, HB9BBD: The Challenge of LNAs for 10 GHz, DUBUS 2015

[4] MKU LNA 102 S EME, www.kuhne-electronic.de

[5] www.digikey.com/en/articles/techzone/2013/jan/rf-shielding-the-art-and-science-of-eliminating-interference ◀